Требования: Обязанности:

1. Разработка модулей на языке VHDL/VERILOG, а так же модулей тестирования для них
2. Работа с семейством ПЛИС
3. Наладка приборов включающих ПЛИС
4. Написание программ для встроенных процессоров на С++
5. Отладка проекторов с использованием Xilinx ChipScope
6. Решение проблем timing closure в среде PlanAhead


1. Опыт работы с измерительным оборудованием (логический анализатор, осциллограф)
2. Опыт работы с паяльным оборудованием
3. Уверенное знание основ цифровой схемотехники
4. Опыт работы с 12С и др.
5. Знание языка С++
6. Понимание принципов работы ПЛИС
Условия:

- График работы с 10:00 - до 19:00 (обсуждается на собеседование)
- 5/2 сб и вс - выходные
- Работа в офисе
- Оформление с первого рабочего дня по ТК РФ
- Заработная плата конкурентоспособная по результатам собеседования